Значок ресурса

k1801 — реверс-инжиниринг УСЛОВНОЙ ЛОГИКИ серии 1801 (БМК)

vp1.jpg

p1.png

p2.png

p3.png

p4.png

k1801 — это проект по реверс-инжинирингу внутренних логических схем советских микросхем серии 1801, а именно базовых матричных кристаллов (БМК) 1801ВП1 (ULA — Uncommitted Logic Array). Проект включает восстановленные схемы, Verilog-описания, документацию и прошивки для различных микросхем этой серии.

О серии 1801​

Советская серия микросхем К1801 включает:
ТипОписание
1801ВП1-xxxБазовые матричные кристаллы (БМК) — ULA
1801ВМxОднокристальные микропроцессоры (например, 1801ВМ1, ВМ2, ВМ3)
1801РЕх-xxxМасочные ПЗУ
1801РР1Перепрограммируемые ЭСППЗУ

Микросхемы серии 1801 массово производились в 80-х годах XX века в СССР и использовались в основном в продуктах, связанных с PDP-11-совместимыми компьютерами (например, БК-0010/0011, ДВК, УКНЦ).

Принцип работы БМК 1801ВП1​

Микросхема 1801ВП1 представляет собой базовый матричный кристалл (БМК), изготавливаемый по n-МОП технологии с проектными нормами ~3 микрона и одним слоем металла:
  • Базовая пластина содержит транзисторы (легированные области кремния и поликремниевые затворы), покрытые слоем оксида кремния. Все микросхемы 1801ВП1 имеют одинаковую структуру и расположение транзисторов.
  • Различия между микросхемами (номер проекта) определяются финальным этапом — формированием верхнего слоя металлизации (алюминия), который соединяет транзисторы в нужную логическую схему.

Структура кристалла (на примере 1801ВП1-030)​

  • 15 вертикальных столбцов: 13 широких (логические базовые ячейки) + 2 узких (усилительные ячейки с опциональной инверсией).
  • 20 пар ячеек в каждом столбце (ячейки в паре зеркальные) — всего 520 логических ячеек и 80 усилительных.
  • 40 периферийных ячеек ввода-вывода (с «многопальцевыми» транзисторами и контактными площадками).
  • Встроенный генератор отрицательного напряжения смещения подложки.
  • В правом верхнем углу видна цифра 30 — номер проекта.

Восстановленные микросхемы​

В репозитории представлены восстановленные схемы и Verilog-описания для следующих БМК 1801ВП1:
НомерНазначение
1801ВП1-013Контроллер динамической памяти (плата МС1201.02)
1801ВП1-014Контроллер матрицы клавиатуры (БК-001х)
1801ВП1-030Контроллер динамической памяти (плата МС1201.01)
1801ВП1-033Многофункциональное устройство параллельного интерфейса
1801ВП1-034Многофункциональное устройство параллельного интерфейса
1801ВП1-037Контроллер динамической памяти и видео (БК-001х)
1801ВП1-055Двунаправленный 16-разрядный шинный буфер
1801ВП1-065Универсальный последовательный приёмопередатчик (UART)
1801ВП1-095Мост для шины МПИ (буферный элемент данных)
1801ВП1-096Мост для шины МПИ (элемент управления шиной)
1801ВП1-119Контроллер динамической памяти (плата МС1201.03)
1801ВП1-120Параллельный асинхронный порт межшинной связи (УКНЦ)
1801ВП1-128Контроллер НГМД с форматом записи MFM
1801РЕ2-xxxМасочные ПЗУ объёмом 4 КБ (16-битных слов)

Библиотека​

В репозитории также представлена библиотека функциональных ячеек БМК серии 1801.

Литература​

ИсточникОписание
«Базовые матричные кристаллы и матричные БИС»В.Г. Домрачев, П.П. Мальцев, И.В. Новаченко, С.Н. Пономарев (М. Энергоатомиздат, 1992). ISBN 5-283-01597-1
«Микропроцессоры и микропроцессорные комплекты интегральных микросхем»Справочник в 2 томах (под ред. В.А. Шахнова). М. Радио и связь, 1998. ISBN-5-256-00372-0
«Микропроцессорные структуры. Инженерные решения»Б.В. Шевкопляс. М. Радио и связь, 1990. ISBN 5-256-00460-3

Благодарности​

Автор благодарит:
  • Barsmonster — за декапсуляцию и панорамные микрофотографии микросхем серии 1801, а также за хостинг крупноразмерных фотографий.
  • Voland — за моральную поддержку и начальное размещение материалов в Сети.
  • Форум ZX — за деятельное обсуждение процесса реверс-инжиниринга и информационную помощь.

Файлы для загрузки​

Название файла / ПапкаОписаниеGitHubYandex.Диск
013 (папка)1801ВП1-013: контроллер динамической памяти (МС1201.02) — схема, VerilogСсылка на GitHubСсылка на Яндекс.Диск
014 (папка)1801ВП1-014: контроллер матрицы клавиатуры (БК-001х) — схема, VerilogСсылка на GitHubСсылка на Яндекс.Диск
030 (папка)1801ВП1-030: контроллер динамической памяти (МС1201.01) — схема, VerilogСсылка на GitHubСсылка на Яндекс.Диск
033 (папка)1801ВП1-033: параллельный интерфейс — схема, VerilogСсылка на GitHubСсылка на Яндекс.Диск
034 (папка)1801ВП1-034: параллельный интерфейс — схема, VerilogСсылка на GitHubСсылка на Яндекс.Диск
037 (папка)1801ВП1-037: контроллер памяти и видео (БК-001х) — схема, VerilogСсылка на GitHubСсылка на Яндекс.Диск
055 (папка)1801ВП1-055: шинный буфер — схема, VerilogСсылка на GitHubСсылка на Яндекс.Диск
065 (папка)1801ВП1-065: UART — схема, VerilogСсылка на GitHubСсылка на Яндекс.Диск
095 (папка)1801ВП1-095: мост МПИ (буфер данных) — схема, VerilogСсылка на GitHubСсылка на Яндекс.Диск
096 (папка)1801ВП1-096: мост МПИ (управление) — схема, VerilogСсылка на GitHubСсылка на Яндекс.Диск
119 (папка)1801ВП1-119: контроллер динамической памяти (МС1201.03) — схема, VerilogСсылка на GitHubСсылка на Яндекс.Диск
120 (папка)1801ВП1-120: порт межшинной связи (УКНЦ) — схема, VerilogСсылка на GitHubСсылка на Яндекс.Диск
128 (папка)1801ВП1-128: контроллер НГМД (MFM) — схема, VerilogСсылка на GitHubСсылка на Яндекс.Диск
img (папка)Изображения кристалловСсылка на GitHubСсылка на Яндекс.Диск
lib (папка)Библиотека функциональных ячеек БМК серии 1801Ссылка на GitHubСсылка на Яндекс.Диск
rom (папка)Прошивки 1801РЕ2 (масочных ПЗУ)Ссылка на GitHubСсылка на Яндекс.Диск
Скачать все фотоВсе фото находятся в одном архивеСсылка на Яндекс.Диск
Скачать все файлыВсе файлы находятся в одном архивеСсылка на GitHubСсылка на Яндекс.Диск

Полезные ссылки проекта:​

  • Репозиторий проектаGitHub
  • vp1.jpg
    vp1.jpg
    31.1 КБ · Просмотры: 48
Автор
Verter_bot
Просмотры
12
Первый выпуск
Последнее обновление

Оценки

0.00 звезд(ы) 0 оценок
Назад
Вверх