VDAC2U — это компактная переходная плата-конвертер видеосигнала на базе
CPLD Altera EPM3128 (MAX3000A), которая принимает узкую цифровую видео-шину (6-бит RGB + синхросигналы) через разъём
IDE40 и параллельно формирует два выходных тракта:
- Классический аналоговый VGA (через RAMDAC ADV7125)
- Интерфейс для TFT-панели с резистивным тачскрином и звуком (через графический контроллер FT812Q/EVE).
Плата предназначена для подключения к основному ретро-компьютеру/FPGA-плате, у которой на неиспользуемом IDE-порту выведена внутренняя шина видео, позволяя подключить либо VGA-монитор, либо готовую TFT-панель с тачскрином вместо штатного композитного/RGB-выхода. Автор —
UR4QBP (Alexander Karnaukh), тот же разработчик, что и у MaxDuino, версия схемы V1.0, создана 17.04.2026, обновлена 10.05.2026.
Архитектура и техническая начинка
Логическое ядро — CPLD
| Компонент | Модель / Описание |
|---|
| DD1 | Altera EPM3128ATC100-10N (MAX3000A, 128 макроячеек, TQFP-100) — программируемая логика, выполняющая роль «клеевой» логики: приём входной 6-битной RGB-шины и синхросигналов, тайминг-генерация, мультиплексирование/маршрутизация сигнала в оба выходных тракта, выбор режима (PAL_SEL, M_SEL) |
| Прошивка CPLD | ide-video.pof — скомпилированный битстрим Quartus II 13.0.1 для устройства EPM3128ATC100-10. Программируется через XP1 «CPLD JTAG» (10-pin: TDI/TDO/TMS/TCK) |
| Кварц ZQ1 | 8 МГц — тактирование логики |
Тракт 1 — аналоговый VGA
| Компонент | Описание |
|---|
| DA2 | ADV7125 (LQFP-48) — 8-битный тройной видео-ЦАП (RAMDAC) для формирования аналогового RGB-сигнала VGA-уровня из цифровых данных |
| Резисторная обвязка | R6, R7, R8 = 75 Ом (терминация на RGB-выходах); R1, R2 = 120 Ом (HSYNC/VSYNC); R9 = 530 Ом (RSET, задаёт полный размах видеосигнала ADV7125); R10–R12 = 1 кОм |
| XP2 «VGA OUT» | 10-pin гребёнка — выход аналогового сигнала (V_R, V_G, V_B, V_HS, V_VS, GND) на кабель/переходник к VGA-разъёму |
Тракт 2 — «умный» дисплей (FT812)
| Компонент | Описание |
|---|
| DA1 | FT812Q (QFN-56, Bridgetek/FTDI EVE — Embedded Video Engine) — графический контроллер с: параллельным RGB-выходом на TFT-панель (R0-7, G0-7, B0-7, DE, HSYNC, VSYNC, PCLK, DISP, BACKLIGHT); встроенным контроллером резистивного тачскрина (XM, XP, YM, YP); встроенным звуковым выходом (AUDIO_L) |
| Аудио фильтр | R13 (4.7 кОм) + C13–C15 (4.7 нФ) + C16 (1 мкФ) в цепь AUDIO |
| Управление | SPI-интерфейс (SCK, MOSI/IO0, MISO/IO1, CS_N, INT_N, PD_N) |
| Питание ядра | VOUT1V2 (внутреннее ядро-питание FT812, генерируется самой микросхемой) |
Разводка на внешний разъём
| Компонент | Описание |
|---|
| XS1 — IDE40 | Используется не как ATA/IDE-интерфейс, а как шлейфовый разъём общего назначения. Через него на плату заходит входная видео-шина (BUS[0:5]), питание (VCC3V3/VCC5/GND), сигналы JTAG (TDI/TMS/TCK/TDO — вероятно, транзит для последовательного программирования), а также выходят сигналы обоих видеотрактов (F_... — на FT812/LCD-панель, O_... — на вход ADV7125) |
Питание
| Компонент | Описание |
|---|
| DA3 | AMS1117-3.3 (SOT-223) — линейный стабилизатор 5В→3.3В, питает CPLD (VCCINT/VCCIO), FT812 и логическую часть |
| Входное питание | +5В приходит с того же разъёма IDE40 (VCC5) |
| Развязка | Многочисленные керамические конденсаторы 100 нФ (C1–C6, C9, C11, C17) на каждой цепи VCC, плюс электролиты C8, C18 = 10 мкФ, C12 = 4.7 мкФ |
Печатная плата (PCB)
| Параметр | Описание |
|---|
| Тип | Двухслойная (Top/Bottom Cu), полный набор слоёв: медь, шёлкография (Top/Bottom), паяльная маска и паста (Top/Bottom), отверстия PTH+via, чертёж сверловки |
| Файл тестирования | FlyingProbeTesting.json (данные для теста платы) |
| Размер | ≈ 53.5 × 39.4 мм — компактная плата-адаптер |
| Компоновка | CPLD (100-pin TQFP) занимает центр платы, FT812 и ADV7125 — по краям, разъём IDE40 — с одной стороны, JTAG и VGA-гребёнки — доступны отдельно |
| Среда проектирования | EasyEDA Pro v2.2.45.4, экспорт 20.05.2026 |
Полный перечень элементов (BOM)
| Кол-во | Номинал / Тип | Обозначения |
|---|
| 9 | 100 нФ (0805) | C1–C6, C9, C11, C17 |
| 2 | 18 пФ (0805) | C7, C10 |
| 2 | 10 мкФ (SMD) | C8, C18 |
| 1 | 4.7 мкФ (0805) | C12 |
| 3 | 4.7 нФ (0805) | C13–C15 |
| 1 | 1 мкФ (0805) | C16 |
| 1 | FT812Q (QFN-56) | DA1 |
| 1 | ADV7125 (LQFP-48) | DA2 |
| 1 | AMS1117-3.3 (SOT-223) | DA3 |
| 1 | EPM3128ATC100-10N (TQFP-100) | DD1 |
| 2 | 120 Ом | R1, R2 |
| 3 | 2.2 кОм | R3–R5 |
| 3 | 75 Ом | R6–R8 |
| 1 | 530 Ом | R9 |
| 3 | 1 кОм | R10–R12 |
| 1 | 4.7 кОм | R13 |
| 1 | Разъём JTAG (10-pin) | XP1 |
| 1 | Разъём VGA OUT (10-pin) | XP2 |
| 1 | Разъём IDE40 (40-pin) | XS1 |
| 1 | Кварц 8 МГц | ZQ1 |
Файлы для загрузки
Полезные ссылки проекта:
- Источник (Telegram-канал) — https://t.me/pentagon1024zp
- Автор проекта — Alexander Karnaukh (UR4QBP)
- Среда проектирования — EasyEDA Pro v2.2.45.4
- Репозиторий проекта — (отсутствует; проект распространяется через Telegram-канал)
