[ЖЕЛЕЗО] Новый фпга-хард для Вектора

[Yuriy]

Вопрос железа для Вектора очень актуальный. Старый компьютер практически не достать. Новый компьютер можно получить на фпга. В этом топике собираем ссылки на фпга-железо для Вектора.

И сразу, приходит на ум фпга-плата на альтере DE1. Проект Вектора:

Vector06cc by svofski

GitHub - svofski/vector06cc: Вектор-06ц в ПЛИС / Vector-06c in FPGA

Вектор-06ц в ПЛИС / Vector-06c in FPGA. Contribute to svofski/vector06cc development by creating an account on GitHub.

github.com

Аналог покет стал недавно поддерживать Вектор:

GitHub - desaster/openfpga-vector06c: Vector-06C FPGA core for the Analogue Pocket

Vector-06C FPGA core for the Analogue Pocket. Contribute to desaster/openfpga-vector06c development by creating an account on GitHub.

github.com

Ну, и конечно Мистер:

GitHub - MiSTer-devel/Vector-06C_MiSTer

Contribute to MiSTer-devel/Vector-06C_MiSTer development by creating an account on GitHub.

github.com

 

[AndrejChoo]

DE1, Mister - это, конечно, крутые железки. Но очень дорогие и избыточные для вектора.
Для него будет достаточно четвёртого циклона и дополнительно микросхемы sram памяти.
Я давно уже хочу заняться реализацией вектора на плис. Но пока ещё не дошли руки.
Пока только Spectrum, Микро 80 и Радио 86РК. Да, ещё, Океан-240 неполноценно, но работающий.

 

[aGGreSSor]

DE1, Mister - это, конечно, крутые железки. Но очень дорогие и избыточные для вектора.
Для него будет достаточно четвёртого циклона и дополнительно микросхемы sram памяти.
Я давно уже хочу заняться реализацией вектора на плис. Но пока ещё не дошли руки.
Пока только Spectrum, Микро 80 и Радио 86РК. Да, ещё, Океан-240 неполноценно, но работающий.

Прошивка для ZX Evolution - вот что все хотят. Живущая рядом с Baseconf. Уверен, что выйдя на MVP можно собирать донаты лопатой, но видимо деньги никому не нужны...

 

[AndrejChoo]

Друзья, всем доброго времени суток. Нужно помощь. Я всё-таки занялся реализацией Вектора на FPGA. Пока что накидал проект по-минимуму. Естественно, с ходу ничего не заработало.
Есть куча вопросов ввиду не очень подробного описания компьютера. Да и отсканированная схема не очень читаема, сложно отследить по номерам нужные сигналы.
Есть, кто шарит в принципах его работы? Меня интересует: каким образом подключается и отключается ПЗУ начального загрузчика (512 байт или продвинутого на 2Кб)? Из описания я понял, что ПЗУ загрузчика при старте или сбросе подключается с адреса 0000h при помощи триггера. На как оно должно отключаться?
Второй вопрос: в какой момент должно возникать кадровое прерывание и какая его длительность?
Буду очень благодарен за любую помощь, возможно, есть ссылки на полезную информацию.
Попутно буду пытаться разобраться методом тыка и разбором оригинальной схемы.

 

[FizikS]

Есть проекты схем в Proteus. Немного в них поколдовать, и они будут симулироваться. Т.е. можно будет получить времянки работы любой части схемы. Большинство вопросов можно будет разрешить экспериментально в рамках точности симуляции.